JEDEC je dokončal zanimiv pomnilniški standard, katerega glavni cilj je z ustvarjalnimi rešitvami pomagati znižati stroške pomnilniškega podsistema pospeševalnikov UI, ki se opirajo na pomnilniški standard HBM, vendar bo za to treba sprejeti nekaj kompromisov, kar napoveduje, da bo standard SPHBM4 deloval kot nekakšna zanimiva dopolnitev, ne pa izzivalec standardov HBM4/HBM4E.
Standard Package High Bandwidth Memory, ki nosi kodno oznako JESD330-4, v prvi vrsti služi temu, da bi nadomestil drage in zapletene tehnologije ovitkov čipov, ki so na voljo le ob omejenih proizvodnih zmogljivostih, zaradi česar je količina čipov, ki jih je z njimi mogoče izdelati, močno omejena – pomislimo samo na tehnologijo CoWoS podjetja TSMC. V okviru standarda SPHBM4 se čipi DRAM prav tako zlagajo drug na drugega, zato so potrebne tudi običajne navpične povezave (TSV), vendar pod sendviče pomnilniških čipov ne pride drag in zapleten interposer, ki zahteva napredne tehnologije ovitkov in drage materiale, temveč precej ceneje izdelana osnovna ploščica iz organskih materialov. Ta namesto običajnega 2048-bitnega pomnilniškega vodila uporablja le precej ožje, zgolj 512-bitno pomnilniško vodilo.
Da bi hitrost prenosa podatkov, značilno za pomnilniške sendviče HBM4, ohranili kljub ožjemu pomnilniškemu vodilu, temeljito povečajo hitrost prenosa, ki se tako lahko giblje med 22,4 GT/s in 46 GT/s, medtem ko običajni čipi HBM4 delujejo le s 8 GT/s, pri čipih HBM4E pa lahko pričakujemo okoli 12 GT/s. Običajni pomnilniški čipi HBM4E zaradi 2048-bitnega pomnilniškega vodila ponujajo pomnilniško pasovno širino 3 TB/s, pri SPHBM4 pa je ta vrednost 2,944 TB/s, če računamo z ravnjo 46 GT/s, ki v prvih časih zagotovo še ne bo realnost.
Kako takšno hitrost dosežejo pri SPHBM4 ob 512-bitnem pomnilniškem vodilu? Pri pomnilniških čipih SPHBM4 je na voljo skupaj 32 16-bitnih pomnilniških kanalov DDR, ki jih sistem lahko uporablja v obliki 8 enot Quad Channel. Pri pomnilniških sendvičih HBM4 vsak čip interno uporablja skupaj 32 pomnilniških kanalov, ki so vsak 64-bitni, in tako nastane 2048-bitno pomnilniško vodilo. Da bi SPBM4 2048 bitov notranjega vodila preslikal na 512-bitno zunanje vodilo, je treba notranje pomnilniške kanale HBM4 po štiri stisniti v polja Quad Channel, pri katerih vsak Quad Channel upravlja skupaj 64 podatkovnih linij, torej je na voljo 4 x 16 bitov; ti v bistvu nadomeščajo 256 notranjih podatkovnih kanalov, ki so na voljo pri običajnem čipu HBM4.
64 podatkovnih linij deluje s štirikrat večjo hitrostjo prenosa kot pri običajnih čipih HBM4, zato lahko 512-bitni čip na koncu ponudi skoraj tolikšno pomnilniško pasovno širino kot običajna 2048-bitna različica, vendar je za to treba uporabiti kar precej dodatnih tehnologij. Pri osnovni ploščici uporabljajo številne postopke, ki so zaradi visoke hitrosti prenosa nepogrešljivi in jih pri običajnih pomnilniških čipih HBM4 zaradi nizke hitrosti, a velike vzporednosti ne potrebujejo. Pri SPHBM4 so potrebni tudi dodatni koraki obdelave podatkov (npr. SerDes), ki lahko povečajo zakasnitev za nekaj nanosekund, kar je pri nekaterih vrstah opravil sprejemljivo, pri sklepanju (inferenci) pa to ne bo mogoče, saj tam zakasnitev zelo šteje.
SPHBM4 je torej kompromisna rešitev, ki lahko prav pride le ožjemu krogu pospeševalnikov UI, a tam zelo. Zaenkrat je vprašljivo, kakšna bo končna slika glede energijske učinkovitosti, saj je ta močno odvisna od izvedb proizvajalcev, zagotovo pa je, da bo s to tehnologijo mogoče uporabljati le fiksno vhodno-izhodno napetost, ki znaša 0,75 V. Pri HBM4 je mogoče uporabiti 0,7 V, 0,75 V, 0,8 V in tudi 0,9 V, odvisno od tega, kakšen je manevrski prostor glede porabe, hitrosti in celovitosti signala ter kakšno ravnovesje je treba najti med njimi.
Pomnilniški čipi SPHBM4 bodo lahko tako kot modeli HBM4E sestavljeni iz 4, 8, 12 ali 16 plasti ploščic, te pa imajo lahko zmogljivost 24 Gb ali 32 Gb. Teoretično je s 16 ploščicami po 32 Gb pri SPHBM4 mogoče doseči zmogljivost 64 GB, prav tako kot pri HBM4E, zato bo slika glede pomnilniške zmogljivosti zelo podobna. Ker pa je zaradi manj široke pomnilniške vodila pri ploščicah SPHBM4 mogoče izdelati manjše čipe, jih lahko na dani površini stoji več, kot če bi posamezni proizvajalec razmišljal v okvirih HBM4.
Kako privlačen bo SPHBM4 za posamezne proizvajalce, je torej še stvar prihodnosti, prav tako bo šele pozneje jasno, kako se bo pri posameznih izvedbah izkazala energijska učinkovitost v primerjavi s HBM4 ali HBM4E.
