NAROČNIKI TSMC SO MNOŽIČNO NAVALILI NA 2 NM: ŠTIRIKRAT VEČ ČIPOV VSTOPA V FAZO „TAPE-OUT“ KOT PRI VOZLIŠČU N3

Osupljiva rast se nanaša na čipe, ki vstopajo v fazo „tape-out“, torej na izdelke, pri katerih iz načrtov prvič nastanejo otipljive rezine.
J.o.k.e.r
J.o.k.e.r
20. jul. 2026, 10:40
Naročniki TSMC so množično navalili na 2 nm: štirikrat več čipov vstopa v fazo „tape-out“ kot pri vozlišču N3

Proizvodni proces TSMC N2, ki je najnaprednejši proces podjetja razreda 2 nm, očitno vzbuja izjemno zanimanje med naročniki. Podpredsednik podjetja Kevin Zhang je pred kratkim poročal, da v primerjavi z N3, ki spada v razred 3 nm, pri N2 trenutno štirikrat več čipov doseže fazo „tape out“, torej stanje, ko iz virtualnih načrtov nastanejo otipljive rezine.

To kaže, da so naročniki podjetja, med katerimi je veliko starih, cenjenih strank, vozlišče N2 nestrpno pričakovali, mnogi pa so namesto N3 takoj prešli na N2, da bi v primerjavi s prejšnjim procesom dosegli še večji napredek pri porabi, zmogljivosti in gostoti tranzistorjev. To ni nobeno naključje, saj N2 prinaša precejšnje izboljšave na več področjih, med drugim TSMC prvič uporablja tranzistorsko tehnologijo z nanolistnimi tranzistorji GAAFET, torej Gate-all-Around FET.

Odpri galerijo

Vozlišče N2 po navedbah TSMC pri enaki kompleksnosti rezine in enaki porabi omogoča do 15 % višjo zmogljivost v primerjavi s prejšnjim vrhunskim procesom, če pa je pomembnejše zmanjšanje porabe, je pri enaki zmogljivosti in enaki kompleksnosti rezine mogoče doseči do 30 % nižjo porabo. Načrtovalci čipov lahko zato dosežejo bistveno višjo hitrost pri enakem proračunu porabe ali pa porabo zmanjšajo celo za tretjino, pri tem pa obdržijo enako raven zmogljivosti – v primerjavi z N3E. Med prednostmi je tudi večja gostota tranzistorjev, ki je v tem primeru 15 %, kar pomeni, da je pri enakem proračunu tranzistorjev mogoče izdelati manjšo rezino, razvijalec pa se lahko odloči tudi, da pri enaki velikosti rezine uporabi več tranzistorjev. Po potrebi je mogoče uporabiti tudi večjo rezino z več tranzistorji in tako doseči višjo zmogljivost.

Odpri galerijo

Proizvodni proces N2 je torej zelo priljubljen, čeprav v prihodkih proizvajalca zaenkrat še nima večjega deleža, kljub temu da se obsežna proizvodnja izvaja od četrtega četrtletja 2025. To se bo verjetno kmalu spremenilo, saj številni partnerji pripravljajo čipe na osnovi N2, na primer procesorje AMD Venice na osnovi arhitekture ZEN 6 in enote Apple A20 Pro SoC, ki bodo v iPhonu 18 Pro, številni drugi razvojni projekti pa bodo prav tako zgrajeni okoli novega vozlišča in bodo hitro povečali njegov prispevek k prihodkom. N2 trenutno prispeva le 3 % celotnih prihodkov podjetja, pri N3 je ta delež 30 %, največ prihodkov pa prinašajo vozlišča razreda 5 nm, vključno z N5, ki se lahko pohvalijo s 33-odstotnim deležem.

Po „osnovnem“ N2 bo prišel še N2P, ki prinaša nadaljnji napredek pri energijski učinkovitosti in zmogljivosti, uporabljati pa ga bodo lahko začeli že v drugi polovici leta. Sledil bo N2X, ki bo debitiral leta 2027, leta 2028 pa se bo na trgu pojavil še N2U. O konkretnih izdelkih, zgrajenih na novih vozliščih, bo beseda tekla pozneje, ko se bo bližal čas njihovega začetka masovne proizvodnje. Vozlišča razreda 2 nm so zelo pomembna, inženirska ekipa tajvanskega pogodbenega proizvajalca polprevodnikov pa dela vse, da bi izpolnila pričakovanja in potrebe kupcev ter da bi vozlišča prispela zanesljivo in stabilno, po časovnem načrtu, skladnem s prejšnjimi načrti.

Podjetje medtem posebno pozornost namenja tudi gradnji in širitvi tovarn: v prihodnjih letih bo na območju Arizone izvedlo približno 100 milijard dolarjev vredno kapitalsko naložbo, od tega približno 30 milijard dolarjev za razvoj dobavne verige.

Naročnina na newsletter
Z naročnino sprejemam pogoje uporabe in izjavo o varstvu podatkov.

0 komentarjev

Če želite napisati komentar, najprej Vpiši se!

Za ta članek še ni komentarjev

Pomagajte drugim, povejte nam, kaj mislite o članku.
Nazaj na vrh strani