Povpraševanje po pomnilniških čipovskih sendvičih, zgrajenih na različnih različicah standarda High-Bandwidth Memory, je ogromno, saj so te komponente nepogrešljive pri izdelavi današnjih sodobnih pospeševalnikov UI. Standard se poleg tega razvija zelo hitro, da bi čim učinkoviteje zadostili vedno večjim potrebam po pomnilniški kapaciteti in pasovni širini pomnilnika.
Tri veliki proizvajalci pomnilnika, torej Samsung, Micron in SK hynix, ne morejo izdelati toliko čipov, kot bi jih trg potreboval, zato je po alternativnih virih zagotovo lahko povpraševanje, prav tako kot po alternativnih pomnilniških tehnologijah. Slednje seveda ni preprosto področje, saj je treba pomnilniški krmilnik pospeševalnikov UI prilagoditi novim vrstam pomnilniških čipov, kar ni kratkoročna naloga, vendar lahko na krovu naslednje generacije pospeševalnikov UI že dobi mesto kateri od izzivalcev HBM, na primer HBC, ki ga je pravkar predstavil Qualcomm.
Razvoj z imenom HBC, torej High-Bandwidth Compute, se od HBM razlikuje po tem, da namesto klasičnega DRAM uporablja energetsko varčne pomnilniške čipe tipa LPDDR, namenjene mobilnemu trgu, hkrati pa uporablja tudi posebno osnovno ploščico, ki omogoča izvajanje računskih nalog v bližini pomnilnika.
To področje namerava ciljati tudi Samsung, torej je lahko na tem področju konkurenčen tudi HBM, vendar se lahko pri energetski učinkovitosti tehtnica nagne na stran HBC, saj pomnilniški čipi z nižjo obratovalno napetostjo porabijo manj kot običajni, kar lahko pri posameznem podatkovnem centru postane pomembna prednost, saj večjo gručo praviloma tvori več tisoč ali več deset tisoč pospeševalnikov UI. Pri takšni količini šteje že razlika nekaj vatov v porabi: nižja poraba pomeni nižje obratovalne stroške, učinkovito hlajenje pa je lahko nekoliko preprostejše.
Na krovu pomnilniških sendvičev tipa HBC so zloženi pomnilniški čipi LPDDR, med njimi pa povezavo vzpostavljajo navpični vodniki (TSV, Through-silicon-Vias), ki se končajo v osnovni ploščici. Osnovna ploščica zagotavlja nekaj računske zmogljivosti, da je mogoče na podatkih opraviti nekaj osnovnih operacij, s čimer se razbremeni GPE pospeševalnika UI in delo postane učinkovitejše, kar na koncu prinese rast zmogljivosti. Na slednjem področju se poskuša izkazati tudi HBM4, vendar Qualcommova rešitev stremi k še višji učinkovitosti in še optimalnejšemu premikanju podatkov, s čimer je mogoče pasovno širino pomnilnika na vat porabe povečati šestkrat v primerjavi s tem, kar zmore sedanji standard HBM.
Z prvo generacijo HBC je bilo ob pospeševalniku AI250 mogoče doseči 133 TB/s pasovne širine pomnilnika, kar je 18-kratni korak naprej v primerjavi s tem, kar zmore Qualcommova sedanja kartica AI200, ki se opira na običajne pomnilniške čipe LPDDR5X. Med dolgoročnimi načrti je, da bo Qualcomm čipe HBC vgradil na krov več naslednjih generacij pospeševalnikov UI, prvi pa jih bo morda dobil model AI250, ki prihaja sredi leta 2027. Naslednja generacija HBC je prav tako v razvoju, prinesla pa bo nadaljnji napredek, predvsem bo pripomogla k precejšnjemu povečanju pasovne širine pomnilnika.
Zaenkrat ni znano, pri katerem dobavitelju namerava Qualcomm kupovati pomnilniške čipe LPDDR5X, prav tako niso razkrili, na kateri standard LPDDR se bodo novosti natančno opirale. Qualcommove enote Snapdragon SoC izdeluje TSMC, vendar je računsko ploščico (Compute Die), ki se uporablja pri HBC, v bistvu mogoče izdelati pri katerem koli proizvajalcu pomnilnika, naloga se torej lahko zaupa dobavitelju, ki prinese tudi čipe LPDDR. Ena najbolj očitnih izbir je lahko Samsung Foundry, saj ta pogodbeni proizvajalec polprevodnikov ne izdeluje le čipov LPDDR, razvitih znotraj podjetja, temveč tudi lastne čipe, ki opravljajo izračune.
Qualcomm zaenkrat ni razkril identitete izbranega dobavitelja, upajmo pa, da bo to kmalu storjeno. Zaenkrat tudi ni jasno, ali želi Qualcomm s HBC konkurirati HBM in s svojo rešitvijo ciljati trg pospeševalnikov UI – glede na mrzlico okoli umetne inteligence to ne bi bila slaba zamisel, še posebej, če bo tudi odziv trga pozitiven.
