Vodja AMD, dr. Lisa Su, je na prireditvi v vsej podobi pokazala, kako izgleda čip procesorja naslednje generacije AMD EPYC Verano, ki bo prav tako temeljil na jedrih ZEN 6 kot modeli EPYC Venice, vendar z njim proizvajalec ne cilja na klasične strežnike, temveč na platforme, ki pospešujejo različne delovne tokove umetne inteligence in agentne umetne inteligence. Model EPYC Verano se je javnosti pokazal ob 2026 OCP Global Summit.
Procesorji Verano so del serije AMD EPYC 9006 LP, ki je posebna serija, saj so ti procesorji sicer prav tako zgrajeni okoli TSMC-jeve proizvodne tehnologije N2 razreda 2 nm in poskušajo učinkovito izkoristiti možnosti arhitekture ZEN 6, vendar ne uporabljajo več klasičnih pomnilniških modulov RDIMM, temveč rešitve formata SOCAMM2. SOCAMM2 je v bistvu različica standarda CAMM2, zgrajena okoli mobilnih pomnilniških čipov, kjer na tiskanem vezju ne ležijo čipi DDR5, temveč varčni pomnilniški čipi standarda LPDDR5X, poleg tega se v tem primeru en modul ne povezuje na 64-bitno, temveč na 128-bitno pomnilniško podatkovno vodilo. Podobno strategijo Nvidia že uporablja pri procesorju Vera, ki sicer vsebuje procesorska jedra na osnovi ARM, ne rešitev x86-64 kot AMD EPYC Verano, a je prav tako zgrajen okoli pomnilniških modulov SOCAMM2.
Člani serije EPYC Verano bodo pomagali predvsem pri pospeševanju nalog umetne inteligence, in sicer skupaj s pospeševalniki Instinct MI500, ki lahko s procesorji komunicirajo prek povezave xGMI, do prenosne pasovne širine 112 Gbps. Po prejšnjih informacijah bi novi procesorji lahko imeli le največ 72 procesorskih jeder, a novi podatki že kažejo na prisotnost 192 procesorskih jeder, pri ohišju pa je bila izbira SP8. 192 procesorskih jeder lahko teoretično pomeni, da ima lahko celo en sam procesor toliko jeder, mogoče pa je tudi, da ohišje skriva dva čipa s 96 jedri.
Na tem področju je zanimiv dodatek, da lahko Verano po ujetem modelu uporablja skupaj osem CCD-jev ZEN 6, na katere sta povezana dva velika IO-čipa, del ponudbe pa so tudi štirje pomnilniški krmilniki LPDDR5X. Na podlagi slike so CCD-ji manjši, kot smo videli pri čipu Z6c procesorja Venice, kar kaže na rešitev, zgrajeno okoli arhitekture ZEN 6, pri kateri en CCD vsebuje skupaj 12 procesorskih jeder, ne pa 32 kot CCD-ji na osnovi ZEN 6c.
Člani serije EPYC Verano bodo predvidoma na voljo v obliki stojala Helios Agentic AI Rack, ki nastaja na podlagi Open Compute Project in bo na voljo v letu 2027.
